Uzlabots iepakojums ir viens no “More than Moore” laikmeta tehnoloģiskajiem akcentiem.Tā kā mikroshēmas kļūst arvien grūtāk un dārgāk miniaturizēt katrā procesa mezglā, inženieri ievieto vairākas mikroshēmas uzlabotās pakotnēs, lai viņiem vairs nebūtu jācenšas tās samazināt.Šajā rakstā ir sniegts īss ievads 10 no visbiežāk lietotajiem terminiem uzlabotajā iepakošanas tehnoloģijā.
2.5D pakotnes
2.5D pakotne ir tradicionālās 2D IC iepakojuma tehnoloģijas sasniegums, kas ļauj precīzāk izmantot līniju un vietu.2,5 D iepakojumā tukšās matricas ir sakrautas vai novietotas blakus starpslānim ar silīcija caurumiem (TSV).Pamatne jeb starpposma slānis nodrošina savienojamību starp mikroshēmām.
2.5D pakotni parasti izmanto augstākās klases ASIC, FPGA, GPU un atmiņas kubiem.2008. gadā uzņēmums Xilinx sadalīja savas lielās FPGA četrās mazākās mikroshēmās ar lielāku ienesīgumu un savienoja tās ar silīcija starpposma slāni.Tādējādi radās 2.5D pakotnes, kuras galu galā tika plaši izmantotas liela joslas platuma atmiņas (HBM) procesoru integrācijai.
2.5D iepakojuma diagramma
3D iepakojums
3D IC pakotnē loģiskās formas ir sakrautas kopā vai ar uzglabāšanas formu, tādējādi novēršot nepieciešamību izveidot lielas sistēmas mikroshēmas (SoC).Formas ir savienotas viena ar otru ar aktīvu starpposma slāni, savukārt 2.5D IC pakotnes izmanto vadošus izciļņus vai TSV, lai saliktu komponentus starpposma slānī, 3D IC pakotnes savieno vairākus silīcija plāksnīšu slāņus ar komponentiem, izmantojot TSV.
TSV tehnoloģija ir galvenā tehnoloģija gan 2.5D, gan 3D IC pakotnēs, un pusvadītāju nozare ir izmantojusi HBM tehnoloģiju, lai ražotu DRAM mikroshēmas 3D IC pakotnēs.
3D pakotnes šķērsgriezuma skats parāda, ka vertikālais savienojums starp silīcija mikroshēmām tiek panākts, izmantojot metāla vara TSV.
Čiplets
Mikroshēmas ir vēl viens 3D IC iepakojuma veids, kas ļauj neviendabīgi integrēt CMOS komponentus un komponentus, kas nav CMOS.Citiem vārdiem sakot, tie ir mazāki SoC, ko sauc arī par mikroshēmām, nevis lieli SoC iepakojumā.
Liela SoC sadalīšana mazākās, mazākās mikroshēmās nodrošina lielāku ienesīgumu un zemākas izmaksas nekā viena tukša forma.mikroshēmas ļauj dizaineriem izmantot plaša spektra IP priekšrocības, neapsverot, kuru procesa mezglu izmantot un kādu tehnoloģiju izmantot tā ražošanai.Lai izgatavotu mikroshēmu, viņi var izmantot plašu materiālu klāstu, tostarp silīciju, stiklu un laminātus.
Sistēmas, kuru pamatā ir mikroshēmas, ir izveidotas no vairākiem mikroshēmām starpslānī
Fan Out paketes
Fan Out pakotnē "savienojums" tiek noņemts no mikroshēmas virsmas, lai nodrošinātu vairāk ārējās I/O.Tajā tiek izmantots epoksīda formēšanas materiāls (EMC), kas ir pilnībā iestrādāts presformā, tādējādi novēršot vajadzību pēc tādiem procesiem kā vafeļu sasitīšana, kušana, montāža ar flip-chip, tīrīšana, izsmidzināšana no apakšas un sacietēšana.Tāpēc arī nav nepieciešams starpslānis, kas ievērojami atvieglo neviendabīgo integrāciju.
Fan-out tehnoloģija piedāvā mazāku paketi ar vairāk I/O nekā citi pakotņu veidi, un 2016. gadā tā bija tehnoloģiju zvaigzne, kad Apple varēja izmantot TSMC iepakojuma tehnoloģiju, lai integrētu savu 16 nm lietojumprogrammu procesoru un mobilo DRAM vienā iPhone pakotnē. 7.
Fan-out iepakojums
Fan-Out vafeļu līmeņa iepakojums (FOWLP)
FOWLP tehnoloģija ir vafeļu līmeņa iepakojuma (WLP) uzlabojums, kas nodrošina vairāk ārējo savienojumu silīcija mikroshēmām.Tas ietver mikroshēmas iestrādāšanu epoksīda formēšanas materiālā un pēc tam augsta blīvuma pārdales slāņa (RDL) izveidošanu uz vafeles virsmas un lodēšanas lodīšu uzlikšanu, lai izveidotu atjaunotu vafele.
FOWLP nodrošina lielu savienojumu skaitu starp iepakojumu un aplikācijas plati, un, tā kā substrāts ir lielāks par matricu, veidnes solis faktiski ir brīvāks.
FOWLP pakotnes piemērs
Heterogēna integrācija
Dažādu atsevišķi ražotu komponentu integrēšana augstāka līmeņa komplektos var uzlabot funkcionalitāti un uzlabot darbības raksturlielumus, tāpēc pusvadītāju komponentu ražotāji spēj apvienot funkcionālās sastāvdaļas ar dažādām procesa plūsmām vienā komplektā.
Heterogēnā integrācija ir līdzīga sistēmai-pakotnē (SiP), taču tā vietā, lai apvienotu vairākas tukšas formas uz viena substrāta, tā apvieno vairākus IP mikroshēmu veidā uz viena substrāta.Neviendabīgas integrācijas pamatideja ir apvienot vairākus komponentus ar dažādām funkcijām vienā paketē.
Daži tehniskie elementi neviendabīgā integrācijā
HBM
HBM ir standartizēta steka uzglabāšanas tehnoloģija, kas nodrošina liela joslas platuma kanālus datiem stekā un starp atmiņu un loģiskajiem komponentiem.HBM pakotnes sakrauj atmiņu un savieno tās kopā, izmantojot TSV, lai izveidotu lielāku I/O un joslas platumu.
HBM ir JEDEC standarts, kas vienā pakotnē vertikāli integrē vairākus DRAM komponentu slāņus, kā arī lietojumprogrammu procesorus, GPU un SoC.HBM galvenokārt tiek ieviests kā 2.5D pakotne augstākās klases serveriem un tīkla mikroshēmām.HBM2 laidiens tagad attiecas uz sākotnējā HBM laidiena jaudas un takts frekvences ierobežojumiem.
HBM paketes
Starpslānis
Starpposma slānis ir vads, pa kuru tiek nodoti elektriskie signāli no iepakojumā esošās vairāku mikroshēmu tukšās formas vai plates.Tā ir elektriskā saskarne starp ligzdām vai savienotājiem, kas ļauj pārraidīt signālus tālāk, kā arī savienot ar citām plates ligzdām.
Starpposma slānis var būt izgatavots no silīcija un organiskiem materiāliem, un tas darbojas kā tilts starp daudzveidņu matricu un dēli.Silīcija starpposma slāņi ir pārbaudīta tehnoloģija ar augstu smalka piķa I/O blīvumu un TSV veidošanās iespējām, un tiem ir galvenā loma 2,5D un 3D IC mikroshēmu iepakojumā.
Tipiska sistēmas sadalīta starpslāņa ieviešana
Pārdales slānis
Pārdales slānis satur vara savienojumus vai izlīdzinājumus, kas nodrošina elektriskos savienojumus starp dažādām iepakojuma daļām.Tas ir metāla vai polimēru dielektriska materiāla slānis, ko var sakraut iepakojumā ar tukšu presformu, tādējādi samazinot lielu mikroshēmojumu I/O atstatumu.Pārdales slāņi ir kļuvuši par 2.5D un 3D pakotņu risinājumu neatņemamu sastāvdaļu, ļaujot tajos esošajām mikroshēmām sazināties savā starpā, izmantojot starpslāņus.
Integrētas pakotnes, izmantojot pārdales slāņus
TSV
TSV ir galvenā ieviešanas tehnoloģija 2,5D un 3D iepakošanas risinājumiem, un tā ir ar varu pildīta vafele, kas nodrošina vertikālu starpsavienojumu caur silīcija vafeles veidni.Tas iet cauri visai matricai, lai nodrošinātu elektrisko savienojumu, veidojot īsāko ceļu no vienas matricas puses uz otru.
Caurumi vai caurumi ir iegravēti noteiktā dziļumā no vafeles priekšpuses, kas pēc tam tiek izolēta un piepildīta, uzklājot vadošu materiālu (parasti varu).Kad mikroshēma ir izgatavota, tā tiek atšķaidīta no vafeles aizmugures, lai atklātu caurumus un metālu, kas nogulsnēts vafeles aizmugurē, lai pabeigtu TSV starpsavienojumu.
Izlikšanas laiks: 07.07.2023